

Lección 1. Introducción

Objetivo:

Dispositivos program. básicos

Asignaturas:

- Dispositivos Lógicos Programables (5º de Ing. Telecomunicación)

Autor: Juan Carlos Campo

Bibliografía:

“Rapid Prototyping of Digital Systems”. J.O. Hamblen, M.D. Furman. (Ed. KAP)


“University Program UP2 Development Kit”. Altera. Sept. 2003 V3.1

“Lógica Programable”. M. Barrón. McGraw-Hill



Universidad
de Oviedo

Introducción




Tomada de Rapid Prototyping of Digital Systems. J.O. Hamblen, M.D. Furman. (Ed. KAP)

Introducción




- Rapidez
- Densidad
- Volumen de producción mínimo



Adaptada de Rapid Prototyping of Digital Systems. J.O. Hamblen, M.D. Furman. (Ed. KAP)


Dispositivos básicos



PROM

(Programmable Read Only Memory)


- Conexión fija
- × Conexión programable



PROM

(Programmable Read Only Memory)

- Conexión fija
- × Conexión programable



PROM

(Programmable Read
Only Memory)



Ejemplos:


- Decodificador BCD a 7 segmentos
- Decodificador de direcciones:
 - 0000 a 1FFF para RAM
 - F000 a FFFF para ROM
 - 8000 A 80FF para interfaz 1
 - B200 a B2FF para interfaz 2
- Generador de señales complejas

Tipos de ROM




	Bipolar	MOS
<u>ROM</u> de máscara	X	X
<u>PROM</u> (Programmable Read Only memory)	X	X
<u>EPROM</u> (Erasable Programmable Read Only Memory)		X
<u>EEPROM</u> (Electrically Erasable Programmable Read Only Memory)		X
<u>FLASH EEPROM</u>		X


ROM bipolar




PROM bipolar




ROM MOS



ROM MOS




EPRM




Puerta flotante cargada: corte

Puerta flotante no cargada: controlable por puerta

EPROM




Grabación




Borrado

Adaptada de presentaciones
docentes de Fernando Nuño

EEPROM




Grabación




Borrado

Adaptada de presentaciones docentes de
Fernando Nuño
y "Dispositivos Lógicos Programables",
E. Mandado et al. Ed. Thomson

FLASH



Grabación




Borrado

Adaptada de presentaciones docentes de
Fernando Nuño
y "Dispositivos Lógicos Programables",
E. Mandado et al. Ed. Thomson


PAL

(Programmable Array Logic)

- Conexión fija
- × Conexión programable




PAL (Programmable Array Logic)



ENTRADA

PAL (Programmable Array Logic)

PAL16L8



PAL

(Programmable
Array Logic)



PAL (CE) XX AB YY C ZZ DEF

CE: En CMOS borrables eléctricamente

XX: N° Entradas

AB: Estructura de salida

L: Combinatoria nivel activo bajo

H: Combinatoria nivel activo alto

R: Registro

V: Versátil


YY: N° de salidas

C: Consumo (Normal, bajo o muy bajo)

ZZ: tiempo de programación en ns

DEF: tipo de encapsulado, rango de temperatura


PAL, tipo R




PAL, tipo R

PAL16R4


Ingenieros de Telecomun




PAL, tipo V



PAL, tipo V, macrocelda de salida




PAL, tipo V, macrocelda de salida



PAL, tipo V, macrocelda de salida




PRIMERA FORMA DE CONFIGURACIÓN: S0=0 S1=0



PAL, tipo V, macrocelda de salida




SEGUNDA FORMA DE CONFIGURACIÓN: S0=1 S1=0



PAL, tipo V, macrocelda de salida




TERCERA FORMA DE CONFIGURACIÓN: S0=0 S1=1




PAL, tipo V, macrocelda de salida



CUARTA FORMA DE CONFIGURACIÓN: S0=1 S1=1



PAL




PAL22V10



PAL

PAL22V10


Ingenieros de T



FPLA

(Field Programmable Logic Array)

- Conexión fija
- × Conexión programable



GAL

(Generic Array Logic)



- **Marca de Lattice**
- **Objetivos**
 - **Productos comparables a las PAL bipolares 100% verificables**
 - **Permitir la sustitución de las PAL**
 - **Consumo más reducido**
 - **Tecnología E²CMOS**
 - **Ejemplo: GAL22V10**